esp@cenet Family list view

Family list
1 family member for:
1P63167496
Derived from 1 application.

SEMICONDUCTOR MEMORY DEVICE Publication Info: JP63167496 A - 1988-07-11

Data supplied from the esp@cenet database - Worldwide

esp@cenet document view

SEMICONDUCTOR MEMORY DEVICE

Patent number:

JP63167496

Publication date:

1988-07-11

Inventor:

NANBU HIROAKI; YAMAGUCHI KUNIHIKO; KANETANI

KAZUO; OHATA KENICHI

Applicant:

HITACHI LTD;; HITACHI DEVICE ENG

Classification:

- international:

G11C8/00; G11C11/34; H01L27/10

- european:

Application number: JP19860313129 19861229 Priority number(s): JP19860313129 19861229

Report a data error here

Abstract of JP63167496

PURPOSE:To magnify the action margin of a memory cell by setting a counter generating address input data to a counter generating the Gray codes of specified bits. CONSTITUTION:In a memory RAM having m-piece (four pieces in this figure) address input terminals A1-A4, and the counter CNTR generating address input data of (n) bits (four bits in this figure) which are inputted to the terminals, the CNTR is set to the counter generating the Gray code of (n) bits (four in this figure). The CNTR consists of JK flip-flops FF1-FF4 and exclusive OR gates G1-G3, and it is synchronized with clock signals CLK so as to sequentially output the Gray codes of four bits to O1-O4. Generally, (m) is a positive integer, and (n) is to a positive integer which satisfies n<=m. Thus, the action margin of the memory cell can be magnified.

Data supplied from the esp@cenet database - Worldwide

引用文献

⑪ 日本国特許庁(JP)

①特許出額公開

@公開特許公報(A)

昭63-167496

இint ்Ci.*	識別記号	广内整理番号	④公開	昭和63年(1988)7月11日
G 11 C 11/34 8/00 H 01 L 27/10	3 1 1 4 8 1	J - 8522-5B Z - 7341-5B 8624-5F 客行	生請求 未請求	発明の数 1 (全5頁)

半導体メモリ装置 9発明の名称

> 顧 昭61-313129 ②特

類 昭61(1986)12月29日 砂出

東京都国分寺市東恋ケ羅1丁目280番地 株式会社日立製 何分発明 考 作所中央研究所内

東京都国分寺市東郊ケ窪 1 丁目 280番地 株式会社日立製 邦彦 勿発 眀

作所中央研究所内 東京都国分寺市東郊ケ窪1丁目280番地 株式会社日立製

即用 伊発 作所中央研究所内

京京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 **犯出** 願 千葉県茂原市早野3681番地 日立デバイスエンジニ ①出

アリング株式会社 弁理士 小川 勝男 00代 理 人

外1名

1, 発明の名称 半導体メモリ疫糧

最終質に続く

2. 特許請求の範囲

1. m(mは正の整数)側のアドレス入力端子を 有するメモリと、上記端子に入力するn(n牡 n≦mを病たす正の整数)ピットのアドレス入 カデータを発生するカウンタとを有する半導体 メモリ英位において、上記カグンタは、aピツ トのグレーコードを発生するカウンタであるこ とを特徴とする半導体メモリ鉄機。

3、発明の詳細な説明

【 産業 上の利用分野 】

本発明は、半導体メモリ級量に係り、特に、ア ドレス・スマユーを無くし、かつメモリの低消費 電力化に好通な、アドレス・カウンタを有する半 郷体メモリ製造に関する。

[従来の技術]

従来。メモリシステムにおいて、個号配線の長

の伝递遅延時間のばらつき(アドレス・スキュー) に対策するため、第5四に示したようにメモリ (RAM)のナドレス・パッファ(AB)の麻前 にアトレス・ラッテ四路(AL)を挿入したり。 特別昭 58-222486 号に記載のようにアドレス ・パックア自身にラッテ機能を特たせたりしてい る。以下、上記アドレス・ラッチ回路の効果を算 5図で説明する。第5図で、カウンタ(CNTR) はJKフリップ・フロップ(FF1~FF4)で **綿成されてかり、クロック低号(CLK1)に同** 剃して、アドレス入力データを順次出力する。第 6 國に、上紀出力データQ1~Q4のタイミング ·チャートを示す。ととで、出力データQ1~ Q4は、時知18で、前時に切り換わつていると とがわかる。しかし、出力データQ1~Q4は長 さの異なる信号配線L1~L4を伝達するため、 実際、信号A1~A4Kは。伝達選延時間のばら つきによる、タイミンクのずれが生じる。そのた め、アドレス・ラッチ国路(A.J.)を挿入し、信 号A1~A4をクロツク世号(CLK2)で同期

持開昭63-167495 (2)

させ、メモリ(RAM)K入力するアドレス入力 データA1'~A4'の入力タイミングを揃えて いる。しかし、上記従来技術にかいては、上記ラ ッチ回路でアドレス入力データのタイミングを撤 えた後に生じるアドレス・パッファ(AB)、デ コーダ(DEC)。ドライバ(DR)の選延時間 の態による。メモリセル(MC)の駆動タイミン グのずれたついては配慮されていたかつた。 (発明が解決しようとする問題点)

上記従来技術は、アドレス・ラッテ回路でアドレス入力データのタイミングを抱えた後に生じる 複数個あるアドレス・パッファ、デコーダ、ドライバの遅延時間の差によるスキューにづいては配 ほされておらず、このスキューによるメモリセル の歌動タイミングのずれが、メモリセルの動作マージンを成少させるという問題があつた。

本発明の目的は、上記スキューの問題を無くし、 メモリセルの動作マークンを拡大する学段を提供 することにある。

[間辺点を解決するための手象]

者しく拡大できる。また、アドレス入力データを 限次カワント・アンプする時、あるタイミングで 切り換わるアドレス・パンファが常に1個である ため、アドレス・パンフアの切り換わり時に預費 される電力が常に1個分ですみ、その分メモリの 低視受電力化にもなる。

(突底例)

#1 図は、本発明の第1の突旋例を示す関であり、4個のアドレス入力選子(A1~A4)を有けるメモリ(RAM)と、上記端子に入力するもピットのアドレス入力データを発生するカワンを(CNTR)とを有する半導体メモリ袋酸において、上記カウンタ(CNTR)を、4ピットのグレーコードを発生するカウンタにしている。このカウンタ(CNTR)はJKフリップ・フロップ(FF1~FF4)及びエクスクルシブ(Exclusive)~オア(OR)ダート(G1~G3)で構成されてかり、クロック借号(CLK)に同期して、4ピットのグレーコードを順次O1~O4に出力する。

第2回に上記JKフリップ・フロップFF1~

上記目的は、m(mは正の整数)側のアドレス 入力端子を有するメモリと、上記端子に入力する n(nはn≤mを構たす正の整数)ピットのアド レス入力データを発生するカウンタとを有する半 郷体メモリ経営にかいて、上記カワンタを、nピ ットのグレーコードを発生するカウンタにすると とにより速成される。

(作用)

上紀年段は、アドレス入力データを発生するカワンタをクレーコードを発生するカワンタにしている。とのため、このカワンタが順次発生するアドレス入力データのハミング距離は常に1となり、あるタイミングで切り換わるアドレス・パツファ、デコーダ、ドライバの遅延時間にとかあつても、あるタイミングで切り換わるアドレス・パツファ、デコーダ、ドライバが常に1個となる、メモリセルの駆動タイミングがずれるということは起とり得ない。すたわち、スキューが生じないため、メモリセルの動作マージンを

FF4の出力Q1~Q4と、カウンタCNTRの 出力データ01~04のタイミング・ナヤートを 示す。ととで、カウンタ (CNTR) は、4ピツト のグレーコードを発生するカウンタであるため、 出力データの1~0まは決して同時に切り換わつ ておらす。あるタイミンタで切り換わる出力デー タロ1~04は常に1個であることがわかる。よ つて、データ01~04が伝達する信号配線L1 ~L4の長さが異なつていても、また、アドレス ・パツファ(AB)。 デコーダ(DBC)。 ドラ ィパ(DR)の選延時間に遊があつても、あるタ ィミングで切り換わるアドレス・パツファ (AB)。 デコーダ(DEC)。ドライバ(DR)が常に1 組であるため、メモリセル(MC)の鉱齢タイミ ングがずれるということは起こり得ない。すなわ ち、スキューが生じないため、メモリセルの動作 マージンを着しく拡大できる。また、アドレス入 力データを順次カワント・アツブする時、あるタ イミングで切り挟わるアドレス・パッフアが常化 1個であるため、アドレス・パツファの切り換わ

特開昭63-167496(3)

り時に消費される出力が常に1個分ですみ、その 分メモリの低消費塩力化になつている。

612.455.3801

第3回は、本強明の第2の実施例を示す図でもり、第1回に示した第1の実施例と同様に、4回のアドレス入力端子(A1~A4)を有するメモリ(RAM)と、上記端子に入力する4ビットのアドレス入力データを発生するカウンタ(CNTR)とを有する半導体メモリ設置において、上記カウンタ(CNTR)を、4ビットのグレーコードを発生するカウンタにしている。ここで、第1回が元、第1の実施例と典なるのは、カウンタ(CNTR)をJKフリップ・フロップ(FF1~FF4)及びDフリップ・フロップ(FF5~FF4)及びDフリップ・フロップ(FF5~PF13)では成して、4ビットのグレーコードを順次出力する点は全く同様である。

第4 図に、上記JKクリップ・フロップFFL ~FF4の出力Q1~Q4と、カワンタCNTR の出力データQ2。Q7,Q8,Q13の11ミ ンク・チャートを示す。ここで、出力データQ2。

消費される電力が常に1個分ですみ、その分メモ リの低消費電力化が図れる。

4、図面の簡単な説明


第1回は本発明の第1の実施例を示す論理関、第2図は本発明の第1の実施例のあイミング・テャート図、第3回は本発明の第2の実施例を示す論理図、第4回は本発明の第2の実施例のタイミング・チャート図、第5回は従来例を示す論理図、第6回は従来例のタイミング・チャート図である。RAM…メモリ、CNTR…カウンタ、AL…アドレス・グッチ回路、AB…アドレス・バッフア、DEC…デコーダ、D&…ドライバ、MC…メモリセル、FF1~FF4…JKフリップ・フロップ、G1~G3…Exclusive—ORグート、PF5~FF13…Dフリップ・フロップ。

代理人 并理士 小川勝男

Q?、Q8、Q13は決して問時に切り換わつて からず、以下、第1図に示した、第1の契施例と 同様の感染が成立する。よつて、本契施例にかい ても、メモリセルの動作マージンを増しく拡大で きる。また、アドレス・ベッフアの切り換わり時 に消費される魅力が常に1個分ですみ、その分メ モリの低調費能力化になる。


[発明の効果]


以上述べてきたように、本発明によれば、アドレス入力データが伝達する借号配級の長さが異なっていても、また、アドレス・パッファ、デコーダ、ドライバの選延時間に盗があつても、あるタイミングで切り換わるアドレス・ペッファ、デコーダ、ドライバが常に1組であるため、メモリセルの動作マージンを増しく拡大できる。また、アドレス入力データを順次カラント・アンブする時、あるタイミングで切り換わるアドレス・パッファの切り換わり時にあるため、アドレス・パッファの切り換わり時に





RAM (AE) DEC #3-9 FH4
ONR #3-9 DR F510 Pla
AB TCURMS MC (E10)

14, Exchesive-DRY-1










特開明 63-167496 (**5**)



特開昭63-167496

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 [発行日] 平成6年(1994)8月12日

[公開番号] 特開昭63-167496 【公開日】昭和63年(1988)7月11日 [年通号数]公開特許公報63-1675 【出願番号】特願昭61-313129 【国際特許分類第5版】

G13C 11/413

11/408

(FI)

301 A 6741-5L G11C 11/34 341 A 6741-5L 354 B 6741-5L

昭和61年特許改革313129号

ユ. 発閉の名称

特势出重人

東京都千代田区神田建河古田丁目 8 番地

日立デバイスエンジニアリング株式会社

平155 東京都田分寺市本町四丁自3番16号

サンクレストビル4階(電話 OL23-22-7522)

名 (7227) 弁理士 葬

5. 独正により増加する発明の歌

現態音の「特許速求の範囲」の揺さよび「発情



- 両上書解1頁第19份「従来、メモリシステ おいては、」に確正する。
- 4. 间上参赛2 冥第?拧~淳【】拧「以下、上部 アドレス…………入力データを順次出力する。] を「祟る盥に恕いて、カウンター(CNTR) は複数のJRフリツブ・フロツブ(FF1~F F4)から構成され、クロツタ信号(CLKI) に問題して、出力データQ3~Q6が順次出力
- 6、関上会第2互第18行~第15行『ここで、 …まQ3………いることがわかる。♪

特開昭63-187496

独わる。」に袖正する。

6、 同上書籍2頁第17行「実際、」を「実際に 社、」に静正する。

612.455.3801

- 7. 两上睿繁 2 夏雄 2 0 行~第 3 夏瓿 3 行《闭树 きせ、」を「何葉させることによって、」 に被
- 8.原上告第3頁第3行~第4行「上記ラッチ回 発で」を「上記アドレス・ラッチ団時によって」
- 9.同上書贈3賞覧12行「複数領ある」を「従 数額の」に補正する。
- 10.同上書写3貫第18行「拡大する手段」を 「拡大することのできる半球体メモリ英雄)に 箱圧する.
- 11. 初上書第4頁第8行~第1〕行「上段學療故、 アドレス入力………カウンタにしている。こ のため、1を「プドレス人力データを発生する カウンまが、グレーコードを発生するカウンタ であるため、」に被正する。
- 12.両上要那4隻14行「複数値ある」を「複数
- 1 8。 個上書館9页第2行「転消費等力化が避れる。 健力が低減される。| に補正する。

個の」に検正する。

- 13、阿上書館6貝年5行~毎6行「その分メモリ の伍術養電力化にもなる。」を「メモリの新豊 考力はそれだけ低減される。」に接正する。
- 14、阿上鲁第5頁第13行~第14行『上記力ウ ンタ (CNTR) も、4ピツトのグレーコード を発生するカウンタにしている。」を「上枢カ カンタ (CNTR) として、4ピットのグレー コードを発生するカウンタが用いられている。」 に補正する。
- 13.同上客館で質留名付「メモリの報補要電力化 になつている。」を「メモリの消費電力が低級 される。」に想正する。
- 16. 利上音解7 冥第8 分~第10 行「上記カウン タ (CNTR) を…………カウンタにしている。 」を「上記カランタ(CNTR)として、4ビ ツトのグレーコードを発生するカウンタが用い られている。」に被正する。
- 1.7. 関上書第8頁第3行「飛機の機論が成立する。

物貯蔵水の製田

- 主。 血信(血は圧の整数)の入力調子を有するメ モリと、上記入力増子に入力するカピクト(ユ はn≧mを満たす正の施数〉のアドレス入力デ 一夕を宛生するカウンタを内蔵し、当然カウン タは、nピツトのグレーコードを発生するカウ ンタであることを特徴とする半等体メモリ英豊。 <u> 2</u>. 上記カウンタは、JRブリツブ・フロツブモ 其僧していることを特赦とする特許数求印範囲
- 201 項配数の辛基体メモリ数数。 <u>る</u>。上刻カウンタは、JRフリツブ・フロツブカ よびロフリップ・フョンプを具備していること を特徴とする特許済水の韓語盤1項記載の歩導
- 4. . 上包カウンタは、エクスクルーシブ・オア・ ゲートをを具備していることを特徴とする特許 着水の乾燥舞1項から第3項のいずれかーに記 数の事事体メモリ政策。